AI 晶片大到圓晶圓的邊角開始裝不下：台積電把封裝載板換成 310 公釐方板，CoPoS 6 月 22 日進驗證線

重點一：2026 年 6 月 22 日，半導體媒體 Digitimes 報導台積電（TSMC）面板級封裝 CoPoS（Chip-on-Panel-on-Substrate）首批示範機台進入驗證，試產線預計 2026 年內完成、設在嘉義 AP7 廠區。

重點二：CoPoS 把今天 CoWoS 沿用的圓形 300 公釐晶圓載板，換成標準化的 310×310 公釐方形面板——AI 晶片越做越大，圓晶圓的邊角會剩下裝不滿的弧形空白。

重點三：時程是 2026 驗證、2027 試產、2028 下半年量產，玻璃載板要 2030 後；供應鏈點名載板廠 Ibiden、面板廠群創，Nvidia 被報導為第一個客戶。

拿一片直徑 300 公釐的圓形矽晶圓——台積電（TSMC）今天做先進封裝用的就是這種圓盤——在上面鋪滿一顆顆方形的 AI 晶片封裝。中央鋪得整整齊齊，靠近圓周的地方，方塊怎麼擺都會卡到那條弧線，邊角留下一圈裝不滿的月牙形空白。

晶片小的時候，這圈浪費還能忍；可是這幾年 AI 加速器越做越大，一顆 GPU 封裝要塞進多顆運算晶粒、更大的中介層與成排的記憶體，方塊一變大，圓盤邊角剩下的空白就越來越刺眼。台積電要做的，是把先進封裝的底盤，從圓盤改成方板。

2026 年 6 月 22 日，半導體媒體 Digitimes 報導，台積電一套要解決這件事的設備——CoPoS（Chip-on-Panel-on-Substrate，面板級封裝）的首批示範機台——進入了驗證階段。CoPoS 的核心動作只有一個：把當作封裝載板的圓形晶圓，換成一塊 310×310 公釐的方形面板。方形拼方形，邊角不再被弧線吃掉。

值得往下讀的原因在這裡：外界談 AI 算力卡在哪，多半停在缺電、缺資料中心、缺 GPU。可是讓一顆 GPU 從晶粒變成可用模組的最後一道關卡是先進封裝，而封裝的載板這幾年正撞上一個很物理的天花板。6 月 22 日，台積電對這道天花板的回應，從藍圖走上了驗證線。

圓晶圓的邊角到底差在哪？方板把載板輪廓對齊了晶片

今天先進封裝的主力是 CoWoS（Chip-on-Wafer-on-Substrate，晶圓級封裝），它用圓形的 300 公釐矽晶圓當載板。問題出在幾何：晶片是方的，載板是圓的，靠近邊緣的方格永遠會被弧線切掉一塊；封裝尺寸越大，被切掉的比例越高。

項目	CoWoS（現役）	CoPoS（驗證中）
封裝載板	圓形矽晶圓	方形面板
尺寸	直徑 300 公釐	310×310 公釐
幾何問題	邊角弧形浪費，大晶片更明顯	邊到邊可用，方拼方
量產時程	已量產	2028 下半年（TrendForce）

這個浪費有多具體？據報導，同一片 12 吋圓形晶圓能完整放下的大晶片數量，會隨晶片變大而驟減——大致是 16 顆較大的 Nvidia B200，對比 29 顆較小的 H100 或 H200。晶片每長大一號，圓盤的邊角就多吃掉幾顆的位置。

CoPoS 改用 310×310 公釐的方形面板，等於把載板的輪廓對齊了晶片的輪廓。方板邊到邊都是可用面積，大封裝能排得更密。 TrendForce 與 TechPowerUp 的整理都指向同一個效果：同一道工序，方形面板能多擠出可用面積，把每片產出、良率與成本效率一起往上抬。換形狀解決的，就是邊角浪費這件事。

6 月 22 日的驗證線上發生了什麼？示範機台進場、設備換規格、Nvidia 排隊

Digitimes 6 月 22 日的報導給了三個具體進度。第一，台積電 CoPoS 的首批示範機台進入驗證，整條試產線預計 2026 年內完成，地點在嘉義的 AP7 廠區。第二，設備商 Manz 交付了全球第一台 310×310 公釐規格的面板級電化學沉積設備——這類設備的尺寸要跟著面板重做，整條設備供應鏈跟著換規格。第三，Nvidia 被報導為 CoPoS 的第一個預期客戶，它越做越大的 GPU 封裝最吃這種拼法。

要記住的是這條時間軸的分層。TrendForce 把節奏拆成三段：2026 年驗證、2027 年試產、2028 年下半年量產。也就是說，6 月 22 日這一步是「驗證」，距離真正在產線上跑還有大約兩年。把驗證讀成量產，會高估它今年能搬動多少實際產能。

驗證這一步並不輕。面板級封裝要把成百上千顆晶片貼到一張大方板上，翹曲、對位精度、鍍層均勻度，每一項在面板尺寸放大後都更難控制；示範機台進場，就是把這些工序逐一試到能穩定跑。對台積電而言，CoWoS 仍是現在出貨 AI 晶片的主力，CoPoS 是接棒的下一棒——把這一棒交穩，才談得上量產。

為什麼這條供給線一被講就點名台灣？面板、材料、設備、載板全在島上

CoPoS 的名單上不只台積電。Digitimes 與 TrendForce 點到的合作方，還有日本載板廠 Ibiden 與台灣面板廠群創（Innolux）——面板級封裝要用到面板廠的玻璃與大尺寸基板處理經驗，這正好是台灣面板業手上的東西。

TrendForce 進一步指出，台灣面板業其實已經在成熟製程量產 FOPLP（Fan-Out Panel-Level Packaging，扇出型面板級封裝），用在 PMIC（電源管理晶片）與 RF（射頻）元件上，封裝尺寸最大做到 620×750 公釐。把晶片封裝鋪在大張方形面板上這件事，台灣供應鏈不是從零開始。本地材料商提供能把製程溫度壓到 180°C 以下的低溫硬化介電材料，本地設備商則發展出雷射改質加化學蝕刻的兩步成孔做法。面板、材料、設備、載板廠，連同試產線本身，都落在這條繞著台積電轉的供給線上。

這條供給線的位置，也決定了控制權落在哪裡。先進封裝早已是 AI 加速器產能的瓶頸之一——晶片做得出來，封裝跟不上，GPU 一樣出不了貨。當載板從圓盤換成方板，台積電與這群台灣面板、材料、設備供應商，等於把下一代封裝產能的入口握在手裡。

玻璃載板還要多久？2030 後才商用，卡在穿玻璃導孔

CoPoS 的方板要再往前一步，是玻璃核心載板（glass-core substrate）——平整度與可用面積更好，被視為下一代方向。但 TrendForce 給的時間更遠：要 2030 年以後才會到商用規模。卡關的地方在 TGV（Through-Glass Via，穿玻璃導孔）：雷射打孔的精度、玻璃容易產生的微裂、以及線徑做到 10 微米以下時的金屬化，都還沒被解決乾淨。

這條路也不是台積電一個人在走。TechTimes 6 月 15 日的報導指出，三星（Samsung）同樣在推面板級封裝，下一代封裝會是台積電對三星的一場對決。而在時程上，連台灣業界內部都有人對 2027 量產的說法持保留——Digitimes 引述的業界聲音認為，這個量產時間點偏樂觀。

到 2026 年 6 月 22 日為止，CoPoS 在驗證線上，還沒上量產線。載板的形狀正在從圓變方——TrendForce 的時間表是 2027 試產、2028 下半年量產，玻璃載板還要更晚。下一次有人說「CoWoS 不夠用了」，這塊 310 公釐見方的方板，就是台積電已經寫好、但還沒交卷的答案。

---

資料來源：Digitimes、TrendForce、TechPowerUp、all-about-industries、TechTimes。

矽基前沿 · 前沿基建線（編輯：廖玄同），《AI 晶片大到圓晶圓的邊角開始裝不下：台積電把封裝載板換成 310 公釐方板，CoPoS 6 月 22 日進驗證線》，矽基前沿 [Si]gnals，2026-06-23。https://signals.tw/articles/tsmc-copos-panel-packaging/