換掉 CoWoS 的大矽托盤，代價藏在一塊會翹的載板裡

一顆現代 AI 加速器裡，把晶片和記憶體黏在一起的那層封裝，常常比晶片本身還貴、還難。台積電的做法叫 CoWoS：拿一整塊矽做成大托盤（業界叫「中介層」，interposer），把運算晶粒和好幾疊 HBM 高頻寬記憶體全擺上去，再用密密麻麻的線接起來。托盤越大，能擺的東西越多——但矽這塊托盤有個天花板：一次曝光能畫的最大面積約 858 平方公釐，再大就得靠多次曝光拼接，成本和難度一路往上。

Intel 走的是相反的路。它不鋪整塊托盤，只在兩顆晶粒「要講話」的接縫處，埋一小塊矽橋（EMIB），其餘地方用便宜的有機載板。省掉整塊大矽，聽起來就是純賺。

上個月「台積電丟了 Google？Intel EMIB 搶走封裝」的傳聞滿天飛的時候，多數報導就停在這裡——給你一張「報導稱較不受限、報導稱較便宜」的表，剩下的自己想（這條傳聞我們寫過，見〈台積電丟了 Google？丟的其實只是封裝這一段〉）。這篇不追那則訂單真假，補的是那張表裡被「報導稱」三個字蓋掉的東西：把大矽托盤換成一小塊矽橋，到底在四個軸上換到什麼、代價是什麼。

先分清楚：EMIB 的對手，是 CoWoS 的哪一塊？

在比之前，得先拆一個常被混為一談的東西。CoWoS 這個名字底下其實是一整個家族，至少三個變體：CoWoS-S 用一整塊矽中介層，是最經典、也最受光罩尺寸限制的那種；CoWoS-R 改用有機/RDL 材料的中介層；CoWoS-L 則是在中介層裡嵌入「局部矽橋」（LSI，local silicon interconnect）——只在需要密集接線的地方放一小塊矽，其餘用重佈線層。

看到重點了嗎？CoWoS-L 的核心招式，跟 EMIB 是同一個：用小矽橋取代整塊大矽。 台積電這一輪的旗艦封裝，早就在往橋走。

所以「EMIB vs CoWoS」這個框架本身就鬆了。真正在被比較的，是 EMIB 對上 CoWoS 的其中一個變體。兩者真正的差別很小、也很關鍵：CoWoS-L 把橋放在一塊獨立的中介層上，再整片貼到載板（兩件、兩次貼合）；EMIB 把橋直接埋進有機載板（一件、一次貼合）。前者中介層成本高一點、但材料標準化；後者省掉整塊中介層、但把難度推給那塊載板。這個「橋埋在哪裡」的分岔，正是後面四個軸的取捨源頭。

第一軸 光罩：把矽的天花板，換成載板的天花板

CoWoS-S 最硬的限制就是那塊 858 平方公釐的光罩天花板。台積電的解法是拼接：現行約 3.3 倍光罩，路線圖往 5.5 倍（2025 至 2026）走，2027 年的目標是約 9.5 倍、擺得下 12 疊 HBM4 的「超級載板」。每放大一級，難度和成本都往上疊。

EMIB 把橋埋進有機載板之後，封裝總面積不再由「單塊矽的光罩」決定，而是由載板決定——這就是「EMIB 較不受光罩限制」這句話的技術根據。對 CoWoS-S 來說，這句成立。

但這句承重的話，有兩個常被略過的但書。第一，對 CoWoS-L 未必成立——CoWoS-L 也是用小橋避開單塊大矽的上限，兩邊其實站在同一條收斂的路上。第二，天花板沒有消失，只是換了一種：把封裝做大之後，有機載板會在高溫下翹曲（warpage），矽和有機材料的熱膨脹係數不同，一大就撬、就裂。Intel 自己一片 240×240 公釐的方形試片，就出現了「嚴重翹曲」。

放到可查證的進度上更清楚：EMIB-T 目前只在約 2 倍光罩驗證過，4.5 倍是「2026 年底的目標」。至於 8 倍、12 倍那些數字，是路線圖投影片，不是出貨規格。2 倍是實驗室，9 倍是投影片——這是這一軸最該記住的一句。SemiAnalysis 在盤點完之後給的結論也很直白：EMIB-T 在好幾個向度上「仍落後 CoWoS」。

第二軸 供電：EMIB-T 那個「T」，補的是什麼洞

這一軸是 EMIB-T 真正帶來的新東西，也是最容易被「便宜、不受限」蓋掉的地方。

一般的 EMIB 有個老毛病：橋只負責讓兩顆晶粒互相接線，電要供進去，得從旁邊繞——沿著有機載板走一段長長的、電阻不小的路。餵一般晶片還行，餵 HBM4 這種又多疊、又吃電的重負載，電壓一路掉，供不動。

「T」就是補這個洞的。它指在矽橋裡加矽穿孔（TSV），讓電從載板底部垂直穿上來直達晶粒和 HBM，橋上還放了電容穩壓。Intel 在 IEEE ECTC 2025 的論文裡自報，這套設計把 DC 壓降降低了約 68 到 80%。這有同儕審查論文背書，是實打實的一手技術。換句話說，一般 EMIB 帶不動 HBM 重負載，要 EMIB-T 才把這關補上。 這也解釋了為什麼「EMIB 搶 AI 封裝」的故事，主角一定是加了 T 的版本，而不是原本那個。

代價是：加 TSV、加電容，橋本身就變複雜、變貴，也把良率的變數往上加了一層。省料的那筆帳，得從這裡先扣一部分回去。

第三軸 密度與良率：小片比大片好做，但數字都是估的

互連的細緻度上，EMIB 這些年一路把凸塊間距（bump pitch）從 55 微米推到 45 微米，EMIB-T 已示範到 36/35 微米，試片做到 25 微米，再往下就難了。CoWoS 的微凸塊大致在 35 到 55 微米這個區間。兩邊在同一個量級，沒有一邊碾壓。

良率上，EMIB 這一派有個天生的結構優勢，講起來很直覺：大塊的東西一有缺陷就整塊報廢，小塊的壞了只丟一小塊。 一整塊拼到 2,700 平方公釐的矽中介層，中間一個致命缺陷，整顆已經組裝好、貼滿昂貴晶粒的模組就得扔；EMIB 把互連拆成很多塊獨立的小橋，一塊橋壞了，丟的只是一塊便宜的橋。

聽起來很有說服力，但這裡要踩煞車：具體數字幾乎全是分析師估的，不是廠商規格。 「小橋良率約 90%、大塊中介層約 60%」「EMIB 比 CoWoS 便宜約 30 到 40%」「一塊 CoWoS 中介層值約 1,000 美元」——這些被引用得最多的數字，出處是 Silicon Analysts、Bernstein 這類分析師模型，方向大概沒錯，但別當成 Intel 或台積電拍板的價目表。結構上的優勢是真的，確切的數字是估的，這兩件事要分開放。

第四軸 供給：便宜、好做，但沒人量產給你看

前三軸講完，最後一軸最現實：這東西，有人真的大量做出來了嗎？

CoWoS 的答案是肯定的——Nvidia 的 Blackwell、Rubin 世代，AMD，現行的 Google TPU，都靠它出貨，台積電 2025 年 CoWoS 月產能約 7.5 萬片、2026 年往 12 到 14 萬片推，還是供不應求，缺口約兩成、傳年底收斂到一成。產能吃緊逼得台積電把部分外包給日月光、矽品、艾克爾（見〈台積電、艾克爾亞利桑那簽十年封裝約〉、〈封裝這一頭也要漲〉）。

EMIB-T 的答案，目前是「還沒有」。EMIB 確實量產過，但量產實績集中在 Intel 自家的產品——Sapphire Rapids、Ponte Vecchio、Meteor Lake 這些。至於 HBM 重負載的第三方 AI 加速器，掛在 EMIB-T 上的名字——Google 次代 TPU（傳約 2027 至 2028）、Meta MTIA「考慮中」、SK 海力士「測試中」——全是評估或未來式，沒有一顆在高量產線上跑給你看。 一項封裝技術的真正裁判，是它在最難的那顆晶片上、以量產良率出貨的那一天。這一天還沒到。

已知與未解

把四個軸收成一張表，把「站得住的」和「還在估的」分開：

議題	已知（有據）	未解／還在估
兩者關係	CoWoS-L 已用嵌入式矽橋，與 EMIB 同屬矽橋路線	「取代」還是「第二來源分流」，官方全沉默
-T 的供電	「T」＝橋內 TSV 垂直供電，一手論文為據	對外 AI 客戶的實裝供電表現未公開
光罩／面積	光罩上限 858 mm²；EMIB-T 僅驗證約 2 倍光罩	4.5 倍是 2026 底目標，大封裝撞載板翹曲
良率／成本	小片鍵合結構上比大片好做	90% vs 60%、便宜 30–40% 皆分析師估計
出貨現實	EMIB 已在 Intel 自家產品量產	無第三方 HBM 級 AI 加速器高量產出貨
台灣位置	EMIB 靠高階 ABF 載板，欣興是主力之一	「揚梅廠＝EMIB」直接證實卡在付費牆

台灣在這張圖的哪裡：換封裝廠，不等於換出台灣

傳聞最刺激台灣讀者的一句是「矽盾出現裂縫」。這裡有三個可查證的位置，值得擺清楚。

其一，摩根大通當時潑的冷水很具體：就算 Google 真的把封裝交給 Intel，那些 TPU 的運算晶粒還是台積電 2 奈米做的、I-O 晶粒還是 3 奈米做的，Intel 拿到的只是「把晶粒組裝成成品」這道工序。晶圓那塊最厚的護城河沒有動，能被競爭的是封裝那一段。

其二，CoWoS 產能被 Nvidia 鎖住、其他客戶排不進去，這件事一邊在把大客戶推向第二條路，一邊也在餵台灣的封測廠——日月光 7 月才把 AI 後段報價調高逾兩成。逼 Intel 的緊，同時是台廠的順風。

其三，也是最反直覺的一條。EMIB 埋橋，靠的是高階 ABF 有機載板，而高階 AI 載板的供應，是日本 Ibiden 加台灣欣興（Unimicron）在主導。欣興揚梅廠傳為 EMIB 的共同開發夥伴、已通過製程驗證進入小量產，而且同時供應 CoWoS 與 EMIB 兩邊。所以「客戶改用 EMIB」對台灣供應鏈很可能是載板的一筆生意，不是一筆損失——不論封裝走哪條路，載板這塊台灣都在供。 換封裝廠，不等於換出台灣。（台積電這邊也沒閒著，它用方形面板的 CoPoS 接手 CoWoS 光罩天花板之後的放大需求，見〈台積電方形晶圓封裝 CoPoS〉。）

下次聽到「某家改用 EMIB」，先問這四個數字

把這篇收成一件能帶走的工具。頭條看的是「哪個客戶的名字」，這四個問題看的是「哪一道工序、哪個變體、移到誰家」：

1. 被換掉的是哪一個 CoWoS 變體？ 換 -S（大矽托盤）才叫換路線；換 -L（已經在用橋）多半只是換供應商。
2. 換的是封裝還是晶片？ 晶片還在台積電，就是「擺盤換人，廚房沒動」。
3. 這顆封裝多大、幾疊 HBM——EMIB-T 驗證到幾倍光罩了？ 2 倍是實驗室，9 倍是投影片。
4. 載板誰供？ 很可能還是欣興——換封裝廠不等於換出台灣。

回到開頭那兩塊地基：一整塊撞著 858 平方公釐天花板的大矽托盤，和一塊只在接縫處埋了小矽橋、卻會在做大時翹起來的有機載板。與其說「橋贏了托盤」，不如看清整個產業都在往橋走——連台積電自己的旗艦都是橋。真正還沒有答案的，是誰能第一個把一顆 HBM 塞好塞滿的 AI 加速器，用埋在載板裡的那塊小矽橋，穩穩地、大量地做出來。在那顆晶片出貨之前，這道裂縫是裂縫，還不是缺口。